Pređi na sadržaj

Датотека:FPGA cell example.png

Sadržaj stranice nije podržan na drugim jezicima
Ovo je datoteka sa Vikimedijine ostave
S Vikipedije, slobodne enciklopedije

Originalna datoteka(957 × 430 piksela, veličina datoteke: 7 kB, MIME tip: image/png)

Opis izmene

Opis
English: An example of how an FPGA logic cell can look like, incl a 4 inp. LUT (or two 3-LUTs), a Full Adder and a D-type Flip Flop. The 2 muxes to the right have their select signal set during the programming of the cell.
Svenska: Exempel på hur en logisk cell i en FPGA kan vara uppbyggd, inkl. en 4-LUT (eller två 3-LUTar), en Fulladderare och en D-flip-flop. De två muxarna till höger får sina select-signaler satta vid programmeringen av cellen.
Datum
Izvor Sopstveno delo
Autor Petter.kallstrom


Ова technology слика требало би да буду поново израђене као векторска графика у SVG формату. Тиме се остварује неколико предности. Више информација потражите на Commons:Media for cleanup. Ако је ова слика већ доступна у SVG формату, отпремите је. Након отпремања датотеке, овај шаблон замените шаблоном {{vector version available|new image name.svg}}.

Licenciranje

Public domain Ja, tvorac ovog dela, predajem ga u javno vlasništvo. Ovo se odnosi na ceo svet.
U nekim zemljama, ovo nije zakonski moguće; u tom slučaju:
Ja, tvorac ovog dela dozvoljavam svakome da koristi ovo delo za bilo koju namenu, bez bilo kakvih uslova, osim uslova koje nameće zakon.

Natpisi

Dodajte objašnjenje u jednom redu o tome šta ova datoteka predstavlja

Stavke prikazane u ovoj datoteci

prikazuje

Neka vrednost bez stavke na projektu Vikipodaci

Vikimedija Serbian (transliteracija): Petter.kallstrom
skraćeno ime autora Serbian (transliteracija): Petter.kallstrom

2. maj 2010

izvor datoteke Serbian (transliteracija)

sopstveno delo Serbian (transliteracija)

Istorija datoteke

Kliknite na datum/vreme da biste videli tadašnju verziju datoteke.

Datum/vremeMinijaturaDimenzijeKorisnikKomentar
trenutna19:20, 2. maj 2010.Minijatura za verziju na dan 19:20, 2. maj 2010.957 × 430 (7 kB)Petter.kallstrom{{Information |Description={{en|1=An example of how an FPGA logic cell can look like, incl a 4 inp. LUT (or two 3-LUTs), a Full Adder and a D-type Flip Flop. The 2 muxes to the right have their select signal set during the programming of the cell.}} {{sv|

Sledeća stranica koristi ovu datoteku:

Globalna upotreba datoteke

Drugi vikiji koji koriste ovu datoteku: